Cuong Pham The

Decompose an IP requirement into submodules, define interfaces, and generate an architecture document plus per-module requirement files and a top-level skeleton

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.

Aggregate all per-module documentation into a single comprehensive IP document

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.

Generate a design proposal, documentation, and RTL backbone from a requirement file

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.

Implement Verilog code from an approved design proposal, then lint and simulate

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.

Synthesize a Verilog module or full IP with Vivado and report resource utilization, Fmax, and power

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.

Run all IP-level testcases from tc_list.md through the bench Makefile, capture results, and write per-failure issue reports with no fix suggestions

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.

Trace failing signals through the RTL hierarchy, classify root cause, and write a debug report per issue — no fix is proposed

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.

Generate documentation for any RTL module from Verilog source files

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.

Scan project state to determine phase completion, write flow_status.md, and orchestrate the full RTL design flow from architecture to documentation

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.

Scaffold a Makefile-driven, CPU-bus-controlled testbench project for an IP and generate a comprehensive set of self-checking testcases, validate each with make, and write a testcase list

한국어 요약은 준비 중입니다. 원문 설명을 표시하고 있습니다.